Objectivos Gerais

Aprendizagem de conceitos básicos sobre sistemas de aquisição de dados e controlo para aplicação a sistemas, experiências e detectores em Física. Projecto, desenvolvimento e utilização de sistemas de aquisição de dados e controlo num laboratório de pequena/média dimensão recorrendo a lógica programável. Domínio das ferramentas específicas do “ofício”: placa DE2 da Altera (FPGA Cyclone II), Verilog HDL e o ambiente Quartus II.

Descrição da cadeira

Esta disciplina apresenta os conceitos e princípios básicos de sistemas de aquisição de dados e controlo em Física e reforça a compreensão desses conceitos através de aplicações ao mundo real. Decorrendo exclusivamente em ambiente laboratorial, é nela dado especial ênfase à capacidade de aplicação dos conceitos na resolução de problemas concretos para se obter um produto final funcional. A realização dos exercícios laboratoriais e dos projectos requer a utilização extensiva de Verilog para implementação de sistemas em lógica digital usando FPGAs de última geração. Em particular, será dada ênfase quer à compilação e síntese do VerilogHDL como também à simulação. A apropriação por parte dos alunos da maioria dos conceitos decorre do projecto e implementação de vários exercícios simples. O ambiente de desenvolvimento do Quartus® II (uma IDE - Integrated Development Environment - que permite programar em várias linguagens, entre elas o Verilog, compilá-las e enviar o programa para a FPGA, disponibilizando também entre outras ferramentas, debuggers, simuladores, analisadores lógicos, etc.) será explorado extensivamente nas acções de desenho, compilação e síntese, e simulação.

Enquadramento curricular

O programa da cadeira pressupõe a montante conhecimentos normalmente adquiridos em cadeiras introdutórias de programação, sistemas digitais, electrónica e instrumentação.
Funcionando com base em projecto individual é possível desenvolver projectos com graus de complexidade distintos, em função da formação, curso e inserção curricular da disciplina.
Esta unidade é orientada para alunos de 2º e 3º ciclos. Actualmente esta cadeira é oferecida no curriculum do Mestrado em Engenharia Física Tecnológica do Instituto Superior Técnico (4º ano 2º semestre).

Objectivos operacionais

No término da cadeira o estudante deve:

• saber utilizar lógica programável para a implementação flexível de hardware de aquisição e controlo.
• implementar e optimizar soluções de síntese em VerilogHDL
• criar e compilar projectos no ambiente do Quartus II analisando os resultados no simulador interno.
• saber utilizar os recursos disponíveis em rede para obter informação técnica,  exemplos de aplicações, actualizações dos drivers dos equipamentos e procedimentos.
• valorizar o log-book (livro de laboratório) como instrumento de trabalho, quer durante a realização da cadeira, quer como referência para aplicações futuras.
• valorizar a existência de um caderno de encargos, de prazos e de um orçamento como sistema de enquadramento do trabalho a realizar.
• valorizar o trabalho em equipa e a desagregação do projecto em tarefas de desenvolvimento autónomo.
• reconhecer a necessidade de considerar no desenvolvimento dos projectos a existências de normas de segurança e de legislação adequadas

Programa

Arquitecturas de lógica programável. Introdução à programação de FPGAs. Software e linguagens de programação. O ambiente de  simulação do QuartusII e a linguagem VerilogHDL (Hardware Description Language). Compilação e síntese. Exemplos simples de implementações de blocos de hardware em FPGAs. Simulação. Analisador lógico interno e externo às FPGAs. Analisador TimeQuest.
Blocos sequenciais em Verilog: flip-flops, latches e registos. A Placa DE2: Botões de pressão e ON/OFF, LEDs,  mostradores LCD e de 7 segmentos. Modularidade e reutilização de código. Optimização de funções lógicas comuns. Entradas assíncronas em sistemas sequenciais. Máquinas de estados. Sincronismo. Clocks. O circuito PLL.
Memória: ciclos de leitura/escrita e tempos de acesso. Tipos de memória. Arquitectura interna. Endereçamento. Leitura e escrita assíncrona em  SRAMs.
Input/Output (I/O). Blocos analógicos: amplificadores operacionais, conversores analógico-digital (ADC) e  digital-analógico (DAC). Interface com dispositivos analógicos. Controlo de dispositivos analógicos.
Vídeo. Sincronismo horizontal e vertical. Frequências de varrimento. Áudio.
Sensores, transdutores e actuadores. Condicionamento de sinal. Filtragem. Amplificação. Linearização. Isolamento. Transdutores como elementos de um sistema de controlo. Motores. Controlo de posição. Servomotores. Determinação digital de posição. Motores passo a passo.

Extensão opcional ao Programa

O processador Nios II. Consola de operação do Nios. Acesso à memória, instruções ALU, registos, etc.

Organização

As aulas de laboratório estão organizadas em três módulos. O primeiro módulo acompanha a componente mais formal do ensino, consistindo em três exercícios, cada um com um horizonte temporal de uma semana, iguais para todos os grupos de trabalho. Estes três exercícios são por isso a ferramenta que permite, por um lado solidificar as noções de programação de hardware por Verilog e as potencialidades da DE2, mas também, a familiarização com o equipamento de medida do laboratório e a interface com detectores e actuadores, por exemplo. O primeiro trabalho, ainda comum para todos os grupos já requer uma abordagem típica de um projecto, com a desagregação em módulos independentes e a necessidade de uma calendarização e divisão de tarefas claras. O terceiro trabalho é  constituído por um projecto com tema livre podendo, também, ser  realizado num laboratório de investigação. Este trabalho requer a definição de um caderno de encargos que servirá de linha condutora ao seu desenvolvimento.

Avaliação

No final da época de avaliação do semestre, realiza-se uma sessão pública (laboratorial) de apresentação dos projectos que são avaliados tomando como matriz o caderno de encargos negociado entre as partes.

A nota final da cadeira é obtida de acordo com a seguinte regra

                                   NF = 0,15×(NE1+NE2+NE3)/3x10+ 0,25×NT1 + 0,6×NPF

onde NF representa a nota final, NE1, NE2 e NE3 as notas dos três exercícios (0, 1 ou 2), NT1 a nota do primeiro trabalho (de 0 a 20) e NPF a nota obtida no projecto final tomando como referência o caderno de encargos (de 0 a 20).